クロストークノイズの対策方法

基板の配線パターンや機器内部のハーネスは、それぞれが電磁的に干渉することで信号波形を歪ませることがあります。

この現象がいわゆる「クロストーク」と呼ばれるもので、特に信号品質（シグナルインテグリティ）やエミッションノイズに影響を与えるため、設計時にはクロストークを低減させるための処置を施さなければなりません。

そこで今回の記事では、クロストークの発生メカニズムとその対策方法について紹介します。

動画はコチラ↓

【発生メカニズム編】

【対策方法編】

 

クロストークの発生メカニズム

ここではプリント基板上でのクロストークの発生メカニズムを考えてみます。

基板上には無数の配線パターンが張り巡らされていますが、このうち近接する配線パターン同士が互いに電磁的に結合することでクロストークが発生します。

クロストークの発生メカニズムとしては「容量性結合」と「誘導性結合」のそれぞれの影響によって発生します。

まずクロストークのモデルを考える場合、３つの導体を考えます。

容量性結合

このとき加害者と被害者が並行して配線されていると、その配線間には容量性の結合が発生します。

この結合はコンデンサでの結合となるため、加害者側の電圧が変動した場合（dv/dt）に被害者側の回路に不要な電圧を発生させることになります。

誘導性結合

また同様に並行する配線は、配線間で相互インダクタンスを持つため誘導性の結合も発生させます。

誘導性の結合は加害者側に流れる電流（di/dt）によって、被害者側の回路に不要な電流を流そうとします。

そしてこの電流は被害者側の回路のドライバ側、レシーバ側それぞれに流れていきますが、多くの場合ドライバ側の回路のほうがインピーダンスが低いのでそちら支配的となります。

このときドライバ側に発生するクロストークを「近端クロストーク」、レシーバ側に発生するクロストークを「遠端クロストーク」と呼びます。

 

 

クロストークの影響を受ける回路

加害者側の伝送線路は「クロックライン」「高速データライン」などが主となります。

これらの伝送線路は立上り時間が高速であり、いわゆる「di/dt」や「dv/dt」が大きく、他の導体に対する誘導効果が大きいためです。

一方の被害者側の伝送線路としては特に「アナログデータライン」が挙げられます。

これは想像通りのことですが、わずかなノイズの混入によって値が変動するためです。

この対策として、アナログ回路のグランドを分離する対策が一般的に行われますが、分離方法を間違えるとノイズの影響がさらに大きくなる場合があるので分離方法にも注意が必要となります。

 

クロストークの対策方法

クロストークを低減するためには、プリント基板の設計において、いくつかの注意事項を守らなければなりません。

加害者側のラインと被害者側のラインを平行に配線しない

まず平行配線しないこと。これが基本です。

どうしても並行する場合は

容量性、誘導性の結合を発生させないために、できる限り干渉しないように物理的な制限を与えます。

並行する配線間の距離としては「3W規則」で管理する方法もあります。

これは配線間の距離を配線幅の3倍以上離すことでクロストークを抑制する手法です。

さらに加害者側への対策としては

いわゆる一般的なエミッションノイズの対策方法と同じです。

https://engineer-climb.com/resistor-roll/

dv/dt や di/dt によってクロストークが発生するため、これらを抑制するための方法がクロストークの対策においても重要です。

特にスリットについては、アナロググランドとの干渉を避けるために設けられることがありますが、この位置によっては意味をなさないばかりか悪化させる要因にもなるので細心の注意を払わなければなりません。

 

 

おわりに

クロストークの発生メカニズムと対策方法について紹介しました。

プリント基板設計の場合にはDRC（デザインルールチェック）によってある程度の管理は可能ですが、最終的には自分自身で確認が必要となります。

確認にあたっては、今回紹介したラインを中心にみることで影響の大きい箇所から対策することができると思います。

 

クロストークの対策方法については「高速ディジタル回路実装ノウハウ」や「ノイズ解決の早道六法」が参考になると思います。

気になる方は読んでみてください。

 

今回は以上です。

最後まで読んでいただき、ありがとうございました。